隨著技術(shù)的不斷進(jìn)步，封裝設(shè)計(jì)變得越來(lái)越復(fù)雜。新材料和制造工藝的出現(xiàn)，使得封裝中可以包含更多的有源和無(wú)源元件。同時(shí)，信號(hào)完整性、電源完整性和熱管理等方面也越來(lái)越具有挑戰(zhàn)性。以前可以在機(jī)械CAD工具中完成的簡(jiǎn)單設(shè)計(jì)，現(xiàn)在需要接受更為嚴(yán)格的設(shè)計(jì)規(guī)則檢查，并且需要進(jìn)行信號(hào)完整性（SI）分析和制造檢查等流程。如何順利完成復(fù)雜封裝設(shè)計(jì)的各個(gè)階段，是目前需要解決的問(wèn)題。

Allegro?SiP Layout工具，憑借大量命令和工具集可以幫助我們更快速地完成封裝設(shè)計(jì)，并通過(guò)各級(jí)驗(yàn)證保障最終元件能在整個(gè)系統(tǒng)環(huán)境中完美運(yùn)行。

(資料圖)

1、從外部幾何數(shù)據(jù)預(yù)置基板和元件任何設(shè)計(jì)中，第一步都是準(zhǔn)備好元件。如果我們有器件庫(kù)和器件文件，便可以開始設(shè)計(jì)了。但是，如果我們只有一個(gè)芯片GDSII文件和簡(jiǎn)單的網(wǎng)絡(luò)文本標(biāo)簽，或者芯片焊盤圖案的電子表格引腳圖，甚至只有一個(gè)來(lái)自基板供應(yīng)商的定義的引腳圖案、焊盤的DXF文件，要怎么辦？　　無(wú)論來(lái)源是芯片文本文件、協(xié)同設(shè)計(jì)芯片摘要還是制造幾何數(shù)據(jù)，SiP Layout都能滿足導(dǎo)入和轉(zhuǎn)換需求。輕松幾個(gè)命令便可以將數(shù)據(jù)轉(zhuǎn)換為基板中完全定義的元件和符號(hào)；基板有網(wǎng)絡(luò)指派，并做好了接合準(zhǔn)備。此外，我們可以直接在SiP基板設(shè)計(jì)中完成這些工作，無(wú)需進(jìn)入庫(kù)元件或焊盤形狀編輯器。因?yàn)樵诰庉嬈髦?，我們將失去整個(gè)封裝的環(huán)境（重建智能基板期間的重要信息，包括幾何數(shù)據(jù)）。

以下是一個(gè)簡(jiǎn)單的圖表來(lái)了解選項(xiàng)細(xì)節(jié)：

更多的特定數(shù)據(jù)輸入列表可通過(guò)點(diǎn)擊：文件->導(dǎo)入和添加->標(biāo)準(zhǔn)芯片菜單項(xiàng)來(lái)查看，或咨詢Cadence支持代表。

如果對(duì)于某個(gè)設(shè)置使用了不同數(shù)量存儲(chǔ)器或不同電源的設(shè)計(jì)，我們有多種不同的選擇并且想確保一次性輸入所有數(shù)據(jù)，怎么做呢？不用擔(dān)心，SiP Layout可以幫助我們發(fā)現(xiàn)各個(gè)不同的組合，并從主基板設(shè)計(jì)中提取單獨(dú)的數(shù)據(jù)庫(kù)用于驗(yàn)證、分析和制造。

2、將元件連接至封裝引腳

我們將元件放置好并準(zhǔn)備進(jìn)行連接后，一切就變得簡(jiǎn)單了。但是，我們要確保在連接前完成閱讀網(wǎng)表信息，從而確定要將哪個(gè)芯片焊盤連接到哪個(gè)封裝的引腳上。

從電子表格、CSV文件、原理圖或其他來(lái)源導(dǎo)入網(wǎng)絡(luò)，或者根據(jù)引腳名稱/編號(hào)以及芯片到封裝引腳的優(yōu)化分配即時(shí)定義網(wǎng)絡(luò)。選擇我們最容易獲取的信息，這一步將顯示芯片和引腳之間的連接線，此時(shí)我們便可以開始進(jìn)行連線了。

3、執(zhí)行物理/組件設(shè)計(jì)驗(yàn)證

連線結(jié)束后，接下來(lái)應(yīng)該驗(yàn)證設(shè)計(jì)的物理特性。現(xiàn)在開始對(duì)設(shè)計(jì)進(jìn)行3D檢查以確認(rèn)設(shè)計(jì)情況（并且進(jìn)行3D線至線DRC間距檢查）；點(diǎn)擊View->3D Model，定義DRC需求，并生成視圖。如果我們發(fā)現(xiàn)任何問(wèn)題，可以直接在查看器中更改引腳剖面，重新運(yùn)行DRC檢查，并在情況完全符合我們要求時(shí)將新分布分配回layout數(shù)據(jù)庫(kù)。

與3D檢查同樣重要的是，除了Constraint Manager電子表格中的標(biāo)準(zhǔn)物理、間距和電氣規(guī)則之外，SiP Layout還提供了強(qiáng)大的裝配規(guī)則檢查。下圖所示為裝配規(guī)則檢查類別：

如果我們的制造過(guò)程需要特定的專有規(guī)則，Cadence RAVEL option可以確定在設(shè)計(jì)上運(yùn)行特定的規(guī)則檢查。

4、電氣特性分析

電氣特性分析可以確保一切設(shè)計(jì)都在規(guī)格范圍內(nèi)。

Sigrity?XtractIM?工具是一個(gè)快速高性能的用于IC封裝RLC檢查和評(píng)估的工具。借助生成高精度寬帶模型并支持復(fù)雜封裝的功能，它適用于緊密集成的SiP Layout設(shè)計(jì)。Sigrity XtractIM工具無(wú)縫地從設(shè)計(jì)中提取所有細(xì)節(jié)——3D引線側(cè)視線型、焊料凸塊模型，甚至是開腔或者疊層芯片中芯片的位置和高度。

如果定義了多個(gè)設(shè)計(jì)變量，首先使用“Manufacture”菜單下的variant界面提取要分析的特定變量選項(xiàng)。如此一來(lái)，該工具便能了解到我們想要表征、檢查和建模的設(shè)計(jì)選項(xiàng)。

5、生成制造數(shù)據(jù)和支持文檔

在創(chuàng)建設(shè)計(jì)、添加邏輯、驗(yàn)證滿足物理和間距要求、并確保信號(hào)、熱和功率容差都符合規(guī)范之后，我們需要生成設(shè)計(jì)文檔和制造數(shù)據(jù)。

無(wú)論我們的需求是否包括鍵合圖、OLP數(shù)據(jù)、GDSII、DXF、Gerber或其他數(shù)據(jù)格式，基本上都可以在File->Export或Manufacture菜單下找到滿足需求的導(dǎo)出轉(zhuǎn)換器。

對(duì)于文件而言，無(wú)論我們需要設(shè)計(jì)的引腳連接報(bào)告、連通性報(bào)告，還是PDF文檔，輸出都輕而易舉。如果我們需要突出顯示設(shè)計(jì)的某些特定區(qū)域，使用3D查看器的標(biāo)記和注釋功能即可，截取帶有文本符號(hào)的詳細(xì)圖像并納入?yún)⒖挤秶?/p>

關(guān)鍵詞：